扇出型晶圆级封装 高性能电子设备首选

常规倒装芯片

常规的倒装芯片WLP方案中I /o端子散布在芯片表面面积，从而限制了I /o连接的数目，FOWLP在一个环氧模制化合物(EMC)中嵌入每个裸片时，每个裸片间的空隙有一个额外的I/O连接点，这样I/O数会更高并且的对硅利用率也有所提高。再分布层(RDLs)由物理气相沉积(PVD)形成，并和随后的电镀以及微影图案，重新规划从裸片上的I /o链接到外围环氧树脂区域的路线。

FOWLP处理流程

利用FOWLP，具有成千上万I / O点的半导体器件可通过两到五微米间隔线实现无缝连接，从而使互连密度最大化，同时实现高带宽数据传输。去除基板显著节约了成本。

伴随FOWLP，如今我们才有能力在这些模片上嵌入一些异构设备包括基带处理器，射频收发器和电源管理IC，从而实现了最新一代的超薄可穿戴和移动无线设备。因为不间断的线和节约的空间，FOWLP有潜力适用于更高性能的设备，包括内存和应用处理器，FOWLP能够应用到新的市场，包括汽车和医疗应用甚至更多。

今天业内领先的FOWLP应用产商包括了Amkor, ASE, Freescale, NANIUM, STATS ChipPAC, 和台积电，台积电由于其广泛报道的与苹果公司生产iphone7的a10处理器的合同，成为最受注目的供应商，据说此部分归功于台积电成熟的基于FOWLP的inFO技术。

据研究公司YoleDéveloppement公司于2015年9月发布的名为“FO WLP Forecast update 09/2015”的报道，台积电发布的inFO格式有望把FOWLP的工业封装收益从2015年的$ 240M在2020年增至$ 2.4B。随着预期的54%复合年增长率，Yole预计FOWLP将成为半导体工业里发展最快的先进封装技术。

发热量低 高速处理

所有扇出晶圆以单裸片嵌入EMC为特征，旋转介质围绕着RDL。这些材料呈现一些独有的问题，包括吸湿性，过量放气和有限的耐热性。如果不妥善处理，在金属沉积阶段的污染会危及接触电阻。

而传统的硅电路可承受的热量高达400℃，可以在一分钟内进行脱气。FOWLP中使用的介质和EMC耐热性接近120℃，温度超过这个阈值会导致分解和过度晶圆翘曲。在这样低的温度下脱气晶片，自然需要较长的时间量，并且大大减少了常规的溅射系统的吞吐量。

多晶片脱气(MWD)的技术已经成为一个引人注目的解决方法，在晶片单独转移到后续的预清洁和溅射沉积之前，高达75个的晶片可以并行在120℃下脱气，而不会破坏真空状态。